BUNDESREPUBLIK **DEUTSCHLAND** 

Patentschrift <sub>®</sub> DE 195 11 775 C 1

(51) Int. Ci.6:

H 01 L 25/065

H 01 L 23/50 G 06 K 19/077

G 06 F 13/00



**DEUTSCHES** PATENTAMT (21) Aktenzeichen:

195 11 775.1-33

Anmeldetag:

30. 3.95

Offenlegungstag: ᅠ(43)

Veröffentlichungstag

der Patenterteilung: 17. 10. 96

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

(73) Patentinhaber:

Siemens AG, 80333 München, DE


72 Erfinder:

Gruber, Martin, 92421 Schwandorf, DE

56 Für die Beurteilung der Patentfähigkeit in Betracht gezogene Druckschriften:

> JP 4-105356 A - in: Patents Abstracts of Japan, Sect. E, Vol. 16 (1992), Nr. 344 (E-1239); JP 63-142662 A - in: Patents Abstracts of Japan, Sect. E, Vol. 12 (1988), Nr. 402 (E-673);

- (4) Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile
- Zum Schutz vor einer optischen Analyse werden bei einem Trägermodul zwei Halbleiterchips aufeinander derart angeordnet, daß sie nur funktionsfähig sind, wenn sie elektrisch miteinander verbunden sind.



## Beschreibung

Die Erfindung betrifft ein Trägermodul, insbesondere zum Einbau in einen kartenförmigen Datenträger, mit einem Kontaktelemente aufweisenden Trägerelement mit zumindest zwei Halbleiterchips, die auf dem Trägerelement angeordnet und elektrisch mit den Kontaktelementen verbindbar sind. Ein solches Trägermodul ist beispielsweise aus der EP 0 193 856 B1 bekannt. Bei dem dortigen Trägermodul sind auf einem Substrat eine 10 Anzahl Kontaktelemente angeordnet, die über ein Leitungsnetzwerk mit in Ausnehmungen des Substrats angeordneten Halbleiterchips elektrisch verbunden sind. Durch dieses Leitungsnetzwerk sind auch die Halbleiden.

In Halbleiterchips für Anwendungen in kartenförmigen Datenträgern, sogenannten Chipkarten, sind meistens nicht-flüchtige Speicher, wie beispielsweise EEPROMs und eine diese steuernde oder die aus dem 20 Speicher ausgelesenen Daten verarbeitende Logikschaltung realisiert. Da die abgespeicherten Daten oftmals einen Geldbetrag repräsentieren oder in anderer Weise einen Wert darstellen, findet meist eine Benut-Code benutzt wird. Außerdem können die für die Prüfung benötigten Schaltungen einen geheim zu haltenden Aufbau haben. Aus diesem Grund müssen die Halbleiterchips vor einer Untersuchung geschützt werden. Die in den nicht-flüchtigen Speicherbereichen gespeicher- 30 ten Daten können durch technologische Maßnahmen vor einem direkten Erkennen der gespeicherten Ladungszustände geschützt werden, jedoch ist es nach wie vor möglich, aus den Ladungszuständen auf den den gen beim Zugriff auf den Speicherinhalt auf die dort gespeicherten Daten zu schließen. Hierzu muß allerdings die Logikschaltung funktionsfähig sein.

Die JP 63-142662 A in: Patents Abstracts of Japan, Sect. E, Vol. 12 (1988), Nr. 402 (E-673) offenbart eine 40 elektronische Komponente mit mehreren Halbleiterchips, die auf einer Leiterplatte angeordnet sind, welche in einem Gehäuse untergebracht und dort mit einer Spannungsversorgung verbunden ist. Bei Entfernung der Leiterplatte aus dem Gehäuse wird die Spannungs- 45 versorgung unterbrochen, so daß Daten in einem SRAM verloren gehen und nicht ausspioniert werden können.

Die Aufgabe der Erfindung besteht darin, ein Trägermodul anzugeben, bei dem eine Untersuchung geheimer 50 Bestandteile verhindert ist.

Die Aufgabe wird bei einem gattungsgemäßen Trägermodul dadurch erreicht, daß zumindest ein Halbleiterchip auf einen anderen Halbleiterchip angeordnet und mit diesem elektrisch verbunden ist, so daß eine 55 bestimmungsgemäße Funktion der auf dem Halbleiterchip realisierten Schaltung(en) nur bei Vorhandensein dieser Verbindung gegeben ist.

Wenn hierbei die geheimzuhaltenden Schaltungsbestandteile wie die Speicher oder auch nur die Speicherbereiche, in denen beispielsweise Geheimcodes stehen und geheimzuhaltende Logikteile, wie beispielsweise Pseudozufallsgeneratoren zum Verschlüsseln von Daten in dem unteren Halbleiterchip realisiert sind, lassen sich diese nicht erkennen, da der obere Chip sie ver- 65 deckt. Wenn jedoch der obere Chip entfernt wird, wird die Verbindung zwischen den Chips unterbrochen, so daß der untere Chip nicht mehr funktionsfähig ist und

somit auf dessen Leitungen keine zu untersuchenden Ladungsmuster entstehen können.

In besonders vorteilhafter Weise wird der obere Chip mit der Oberfläche, auf der die Schaltung realisiert ist, zur entsprechenden, die Schaltung aufweisenden Oberfläche des unteren Chips hin orientiert auf diesem angeordnet. Auf diese Weise kann auch der obere Chip nicht optisch untersucht werden, ohne die beiden Chips voneinander zu trennen und somit deren Funktionsfähigkeit zu unterbrechen.

Es ist aber auch möglich, die beiden Chips in gleicher Richtung orientiert aufeinander anzuordnen und eine elektrische Verbindung über Bonddrähte zu schaffen. Diese sollten dann aber so kurz sein, oder derart angeterchips untereinander elektrisch miteinander verbun- 15 bracht sein, beispielsweise auf zumindest zwei Seiten des oberen Chips, daß sie bei Entfernen des oberen Chips abreißen.

Das Trägerelement kann entweder eine metallaminierte Kunststoffolie oder ein Leadframe sein. Unter einem Leadframe soll hier verstanden werden, daß in üblicher Weise Kontaktelemente mit einem Leiterrahmen verbunden sind und von diesem in dessen Mitte ragen. Nach einer Fixierung der zuerst freien Enden der Kontaktelemente mittels eines Gehäuses, werden die zungsberichtigungsprüfung statt, bei der ein geheimer 25 Kontaktelemente aus dem Leiterrahmen ausgestanzt oder auf sonstige Weise von diesem getrennt.

> Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels mit Hilfe von Figuren näher erläutert werden. Dabei zeigt:

Fig. 1 eine erste Variante des erfindungsgemäßen Trägermoduls und

Fig. 2 eine zweite Variante des erfindungsgemäßen Trägermoduls.

In Fig. 1 ist eine Kunststoffolie 1 einseitig mit einer Speicher mit der Logikschaltung verbindenden Leitun- 35 Metallfolie, beispielsweise einer Kupferfolie laminiert. In die Kupferfolie 2 sind Schlitze 8 geätzt, so daß elektrisch voneinander isolierte Kontaktelemente entstehen. Die Kunststofffolie 1 weist Ausnehmungen auf, in deren mittlere ein erster Halbleiterchip 3 angeordnet, beispielsweise geklebt ist. Bonddrähte 6 sind sowohl mit diesem ersten Halbleiterchip 3 als auch mit den aus der Kupferfolie gebildeten Kontaktelementen verbunden, wobei diese Kontaktelemente durch die weiteren Ausnehmungen in der Kunststoffolie 1 zugänglich sind. Auf dem ersten Halbleiterchip 3 ist ein zweiter Halbleiterchip 4 angeordnet und mit dem ersten Halbleiterchip 1 über Bonddrähte 5 elektrisch verbunden. Der zweite Halbleiterchip 4 kann beispielsweise mittels eines Isolierklebers mit dem ersten Halbleiterchip 3 verbunden sein. Die zu schützenden Schaltungsbereiche des ersten Halbleiterchips 3 sind in erfindungsgemäßer Weise derart angeordnet, daß sie durch den zweiten Halbleiterchip 4 verdeckt werden und somit nicht optisch untersucht werden können. Bei Entfernen des zweiten Halbleiterchips 4 würden die Bonddrähte 5, 6 abreißen, so daß die auf den Halbleiterchips realisierten Schaltungen nicht mehr funktionieren würden und somit eine Untersuchung der auf Leitungen entstehenden Ladungspotentiale verhindert wäre. Zum mechanischen Schutz der Halbleiterchips 3, 4 ist ein Versteifungsring 7, der beispielsweise aus Metall sein kann, auf der Kunststoffolie 1 derart angeordnet, daß er zumindest die Halbleiterchips und die Bonddrähte umgibt. Das Innere dieses Versteifungsrings 7 ist mit einer Kunststoffmasse, bei-

> Fig. 2 zeigt eine zweite Variante eines erfindungsgemäßen Trägermoduls, bei dem gleiche Teile mit gleichen Bezugszeichen versehen sind. Im Unterschied zur

spielsweise eine in Harz 9, aufgefüllt.

ersten Variante sind hier die beiden Halbleiterchips 3, 4 nicht über Bonddrähte elektrisch miteinander verbunden. Hier weist zumindest einer der beiden Halbleiterchips 3, 4 über die Chipoberfläche ragende Kontaktflächen 10 auf, die in ihrer räumlichen Anordnung mit entsprechenden Kontaktflächen auf dem jeweils anderen Halbleiterchip korrespondieren. Die Halbleiterchips 3, 4 werden nun derart miteinander verbunden, daß ihre die Schaltungen aufweisenden Oberflächen zueinander hin orientiert sind. Auf diese besonders vorteilhafte Weise ist eine optische Untersuchung bei keinem der beiden Halbleiterchips 3, 4 möglich, solange sie miteinander verbunden sind. Werden sie jedoch voneinander getrennt, so ist keiner der beiden Chips funktionsfähig und kann auch aus diesem Grund nicht untersucht werden.

## Patentansprüche

1. Trägermodul, insbesondere zum Einbau in einen kartenförmigen Datenträger,

mit einem Kontaktelemente (2) aufweisenden Trägerelement,

mit zumindest zwei Halbleiterchips (3, 4), die auf dem Trägerelement angeordnet und elektrisch mit den Kontaktelementen (2) verbindbar sind, 25 wobei zumindest ein Halbleiterchip (4) auf einem anderen Halbleiterchip (3) angeordnet und mit diesem elektrisch verbunden ist, so daß eine bestimmungsgemäße Funktion der auf dem Halbleiterchip (3) realisierten Schaltung(en) nur bei Vorhandensein dieser Verbindung (5; 10) gegeben ist.

- 2. Trägermodul nach Anspruch 1, dadurch gekennzeichnet, daß das Trägerelement ein Leadframe ist.

  3. Trägermodul nach Anspruch 1, dadurch gekennzeichnet, daß das Trägerelement eine metallaminierte, insbesondere kupferlaminierte, Kunststofffolie ist, bei dem die Kontaktelemente durch aus dem Metallaminat geätzte Strukturen gebildet sind.

  4. Trägermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elek-40
- trischen Verbindungen Bondverbindungen sind.
  5. Trägermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterchips derart aufeinander angeordnet sind, daß deren elektrische Verbindung bei Entfernen des 45
- oberen Halbleiterchips unterbrochen wird.


  6. Trägermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterchips derart miteinander verbunden sind, daß ihre die Schaltungen aufweisenden Oberflächen zueinander orientiert sind.
- 7. Trägermodul nach Anspruch 6, dadurch gekennzeichnet, daß die elektrische Verbindung der Halbleiterchips mittels bei zumindest einem der Halbleiterchips über die Chipoberfläche ragender, einander zugeordneter Kontaktflächen erfolgt.

Hierzu 1 Seite(n) Zeichnungen

Numm r: Int. Cl.<sup>6</sup>: DE 195 11 775 C1 H 01 L 25/065

V röffentlichungstag: 17. Oktober 1996

F161



F 1 6 2

